ddr5时序为什么无法降低,ddr5内存自检慢

ddr5时序什么时候优化 2022-12-23 08:48 418 墨鱼

ddr5时序什么时候优化

ddr5时序为什么无法降低,ddr5内存自检慢

∪０∪ 性能完全受限于单次内存访问的延时，也就是CAS时序中写回数据那一拍的延时数。现在的DDR5是新出的，产品有缺陷是一定的，时序的话普遍比较高，但是降不下来，要等他们后台设计师产品优化了才能降下来，觉得太高也可以用DDR4的。时序就是几个数

第五步：设定内存相关时序：DDR5内存时序还是跟DDR4差不多，用第三时序控制第二时序，所以第二时序我很多都auto了，DDR5内存由于频率已经很高了，所以很多小参在AIDA64看来影响微乎其微，当频率固定通过增加时序参数，无论是读取速度、写入速度都有所降低。这也证实了在频率固定下，由于时序参数增加，内存的寻址时间增加，读写速度也相应降低。从测试情况分析，到了DDR5,

使用CPU-Z识别内存信息，Trident Z5 Neo 焰锋戟RGB DDR5-6000内存符合JEDEC DDR5规范里的基本标准，同时支持AMD EXPO技术。其中DDR5-4800的时序分别为CL40-40-40-77,对应电压是1.1V1、保持XMP DDR4-3600的时序和电压不变，在Gear1模式下，直接将频率提升至DDR4-3733并能通过各项测试，但此后增加电压和时序均无法通过自检。2、保持时序不变，将模式调整为Gear后

?﹏? 延迟方面，在DDR5-4800模式下为83.2ns，不得不说确实比DDR4高出不少；超频至DDR5-6000模式后降低到65.1ns，可见如果要降低延迟带来的影响，提升频率无疑是最有效的手段，但一味地增随着后续DDR5内存时序逐渐降低，其相比DDR4在游戏上的性能优势也会更加明显，由DDR5内存主导的16GB*2大容量内存因此也会逐渐成为游戏玩家的标配。而如果你现在

后台-插件-广告管理-内容页尾部广告（手机）

标签： ddr5内存自检慢